FET 프리 앰프 설계

http://www.rason.org/Projects/jfetamp/jfetamp.htm

JFET 오디오 프리 앰프 회로 설계 지침 
By Mike Martell
N1HFX  

JFET (Junction Field Effect Transistor)는 매우 낮은 잡음 지수와 함께 매우 높은 입력 임피던스를 제공합니다. 

오디오 프리 앰프와 같이 매우 낮은 레벨의 오디오 어플리케이션에 매우 적합합니다. 

JFET는 기존의 바이폴라 트랜지스터보다 가격이 비싸지만 전반적인 성능이 우수합니다. 

바이폴라 트랜지스터와는 달리, 전류는 모든 방향에서 동등하게 드레인 및 소스를 통해 흐를 수 있습니다. 

종종 드레인 및 소스는 회로 동작에 거의 영향을 주지 않으면서 회로 내에서 반전될 수 있습니다.  

Trans-conductance 트랜스 컨덕턴스

증폭하고자 하는 JFET의 능력은 트랜스 컨덕턴스 (trans-conductance)로 묘사되며,

단지 드레인 전류의 변화를 게이트 전압의 변화로 나눈 것입니다. 

Mhos 또는 Siemens 로 표시되며, MPF102 트랜지스터의 경우 일반적으로 2.5mmhos ~ 7.5mmhos 입니다. 

2.5  mmhos ~ 7.5 mmhos = 2.5 mS ~ 7.5 mS

입력 임피던스가 높기 때문에, 게이트는 개방 회로로 간주되어, 소스에서 전력을 끌어 오지 않습니다. 

JFET에서는 전압 이득이 낮게 나타나지만, 전력 이득은 거의 무한합니다. power gain is almost infinite.

Drain Characteristics 드레인 특성

게이트에 전압이 나타나지 않더라도, 상당한 양의 전류가 드레인에서 소스로 흐르게 됩니다. 

실제로 JFET는 게이트가 몇 볼트 음이 될 때까지 실제로 꺼지지 않습니다. 

소스로의 드레인을 통과하는 제로 게이트 전압 전류는 어떻게 JFET에서 바이어스가 설정되는지 나타냅니다. 

위의 다이어그램에 나열된 저항 R3은 입력 임피던스를 설정하고, 신호가 없는 게이트에 0 볼트가 나타나지 않도록 합니다. 

저항 R3은 회로의 실제 바이어싱 전압에 거의 영향을 주지 않습니다. 

게이트 전압이 양수가 되면, 최소 드레인 대 소스 저항이 얻어질 때까지 드레인 전류가 증가하고, 아래와 같이 표시됩니다. 

최소 Rds (온) 또는 온 상태 저항

위의 값은 선택된 트랜지스터에 대한 사양 시트를 읽음으로써 결정될 수 있습니다. 

그것이 알려지지 않은 경우, 0이라고 가정하는 것이 안전합니다. 

다른 중요한 특성은 절대 최대 드레인 전류입니다. 

다음은 일부 일반적인 N 채널 트랜지스터의 절대 최대 드레인 전류입니다.

•  MPF102 - 20mA
•  2N3819 - 22ma
•  2N4416 - 15mA

JFET 회로를 설계할 때 어떠한 조건에서도 절대 최대 전류가 초과되지 않도록 하는 것이 좋습니다. 

디자인 계산에서. 제조업체가 지정한 최대 드레인 전류의 75 % 이상을 사용하지 마십시오.

JFET 설계 예 1

첫 번째 설계 예에서는 Vcc가 12 볼트인 MPF102 트랜지스터를 사용합니다. 

어떤 상황에서도 5mA 이상의 드레인 전류를 허용하지 않습니다. 

저항 R3의 경우, 게이트 저항, 우리는 1 Mega 게이트를 통해 매우 높은 임피던스를 사용합니다. 

게이트 저항은 일반적으로 1 Mega에서 100K 사이입니다. 

값이 높을수록, JFET는 매우 약한 신호를 증폭 할 수 있지만, 발진을 방지하기 위한 측정이 필요합니다. 

값이 낮을수록, 안정성은 향상되지만, 게인은 감소하는 경향이 있습니다. 

이 저항의 값은 관련된 신호 소스의 유형에 따라 임피던스 정합을 위해 조정해야 할 때도 있습니다. 

드레인을 통해 5mA의 전류만 공급할 수 있기 때문에, 저항 R1 및 R2의 총 저항을 계산합니다. 

최소 Rds (on) 을 0으로 가정합니다 .

Vcc = 12 V

최소 Rds (on) = 0 

(Vcc - (Minimum Rds(on) * Ids)) / Ids = Total Resistance of R1 and R2
(12 - (0 * 0.005) ) / 0.005 = 2400 ohms

(Vcc - (최소 Rds (on) * Ids )) / Ids = R1과 R2의 총 저항 

(12 - (0 * 0.005)) / 0.005 = 12 / 0.005 = 2400 옴

R2를 계산하려면 이 저항에서 원하는 전압 강하를 선택해야 한다. 

일반적으로 Vcc 의 20 ~ 30 % 사이로 설정됩니다. 

이 예제에서 우리는 R2를 공급 전압의 25 %로 설정합니다 (드레인 및 소스에서 전압 강하를 뺀 값).

R2 = 0.25 * R1과 R2의 총 저항 

R2 = 0.25 * 2400 = 600 옴 (가장 가까운 표준 값은 560 옴입니다) 

*R2 = 560 옴

R1은 다음과 같이 총 저항에서 R2를 빼서 쉽게 계산할 수 있습니다.

R1 = 총 저항 - R2 
R1 = 2400 - 600 = 1800 옴

발진을 방지하기 위해, 10ohm 저항과 100uF 커패시터를 추가하여 전원 공급 장치에서 회로를 격리했습니다. 

0.1uF 커패시터는 입력 커플링에 사용되고, 4.7uF 커패시터는 출력 커플링에 사용되었습니다. 

커패시터 값을 약간 크게하거나 작게 하면, 수용 가능한 결과를 얻을 수 있습니다. 

R2를 바이패스하는 옵션인 4.7uF 커패시터는 트랜지스터가 제공 할 수 있는 최대 이득을 얻는 데 사용됩니다. 

이 커패시터를 추가하면 소량의 원치 않는 백색 잡음이 발생할 수 있으므로, 절대적으로 조용한 전치 증폭기가 필요하지 않은 경우에만 사용해야 합니다.

JFET 설계 예 2

두 번째 설계 예에서는 MPF102 트랜지스터를 사용하여 회로에 추가적인 증폭 단계를 추가 할 것입니다. 

우리는 다음과 같은 가정을 할 것입니다 :

R3 = 1Meg

Vcc = 12V

최소 Rds (on) = 0 

나는 ds = 7mA

(V cc - (최소 R ds (on) * I ds )) / I ds = R1과 R2의 총 저항 

(12 - (0 * 0.007)) / 0.007 = 1714 옴

우리는 R2가 공급 전압의 25 %를 차지한다고 가정할 것입니다.

R2 = 0.25 * R1과 R2의 합계

R2 = 0.25 * 1714 옴 = 429 옴 (470 사용)

R2 = 470 옴

R1 = 총 저항 - R2

R1 = 1714 - 429 = 1285 옴 (1200 사용)

R1 = 1200 옴

입력 커플링에 4.7uF 커패시터가 사용되고, 출력 커플링에 10uF 커패시터가 사용되었습니다. 

커패시터 값을 약간 크게하거나 작게 하면, 수용 가능한 결과를 얻을 수 있습니다. 

R2를 바이패스하는 옵션인 10uF 커패시터는 트랜지스터가 제공할 수 있는 최대 이득을 얻는데 사용됩니다. 

두 개의 회로를 함께 사용하면 우수한 이득과 매우 낮은 왜곡을 갖는 2 트랜지스터 JFET 오디오 전치 증폭기를 갖게 됩니다. 

프리 앰프 회로를 완성하기 위해 10K 레벨 컨트롤이 추가되었습니다. 

2N3819를 사용하기로 결정했다면, 핀 배열이 다른 JFET 트랜지스터와 다르다는 것을 알아 두십시오. 

DE N1HFX